摘要：設計了一款應用于GSM/WCDMA/LTE發射機中的多模10 bit數模轉換器(DAC),該DAC采用了5+5的分段式電阻型結構,達到面積和性能優化折中。通過數字可編程設計,該DAC可根據不同帶寬和數據率的要求合理地控制偏置電流的大小,實現不同應用場景的低功耗目標。此外,該DAC還集成了一款改進的直流偏移自校準電路,將發射機本振泄露的抑制提高了20 dB以上。而且,直流偏移自校準在芯片上電期間完成,既不影響通道的正常工作,又不消耗額外的功耗,解決了現有的技術問題。該DAC采用0.13μm 1P4M CMOS工藝進行設計和流片,占用芯片面積小于0.1 mm~2。測試結果表明,該DAC在0.1~10 MHz的信號帶寬下,具有63.0~76.8 dB的信噪失真比(SNDR)和67.9~77.9 dB的無雜散動態范圍(SFDR);在1.5 V的供電電壓下的最大功耗為2.2 mW。